công ty TNHH công nghệ marvell việt nam

Địa chỉ: Lầu 5, Tòa nhà B, Khu Nhà Xưởng Văn Phòng, Lô D.01, Đường Tân Thuận, Khu Chế Xuất Tân Thuận, Phường Tân Thuận Đông, Quận 7, Thành Phố Hồ Chí Minh

Quy mô công ty: Từ 25 - 99 nhân viên

Website: Chưa cập nhật

Hotline: Bạn cần đăng nhập để xem. Click để đăng nhập.

Email: Đăng nhập để xem

THÔNG TIN CHI TIẾT CÔNG VIỆC

Design Verification Engineer

Hạn nộp: 05-01-2019

Hình thức: Toàn thời gian cố định

Kinh nghiệm: Không yêu cầu kinh nghiệm

Số lượng tuyển: 0

Nơi làm việc: Hồ Chí Minh,

Ngành Nghề: IT phần mềm

Bằng cấp: Không yêu cầu bằng cấp

Mức lương : 7 triệu - 10 triệu

Mô tả công việc

- Perform logic synthesis at sub-system or top level for multi-million gate ASIC projects
- Perform formal verification between RTL versus gate netlist and gate netlist versus gate netlist.
- Perform ECO (Engineering-Change-Order) and formal verification
- Work with logic design and PnR engineers on logic, timing, power and physical issues.
- Manage schedules and support cross-functional engineering effort.
- Responsible for timing constraints development, timing closure, and timing sign-off of sub-system and/or top level.
- Implement, enhance and maintain synthesis, and Static Timing scripts
- Contribute to the continuous development of ASIC design flow

Yêu cầu công việc

- Familiar with ASIC/SoC design flow
- 2-4 years of experiences working on logic synthesis/STA for multi-million-gate ASIC/SoC projects.
- Experiences in commercial implementation tools for logic synthesis (DC, Genus), formal verification (LEC, Formality), STA (PrimeTime, Tempus)
- Knowledge of Verilog and/or VHDL, and experience with simulators and waveform debugging tools.
- Knowledge of area, speed, power optimizations during logic synthesis
- Experience in TCL scripts, timing constraint development and timing constraint debug.
- Experience in Conformal ECO flow, PnR tools is a plus
- Experience in PPA analysis, RTL coding style for synthesis, physical-aware synthesis is a plus
- Knowledge of industry standards DFT and design tools is a plus
- Self-motivated and excited to learn new skills, tools, IP, and design flows
- Good written and oral communication skills in English
- Start working date: as soon as possible
** Benefits
- Private Healthcare Insurance for Employee and Family
- Lunch allowance, free drinks and snacks
- Competitive compensation and benefit package based on experience and competence
- Attractive performance bonus
All interested candidates are invited to send CV, motivation letter in English and the latest transcript to our HR department.

Quyền lợi được hưởng

- Competitive compensation and benefit package based on experience and competence
- Private Healthcare Insurance for Employee and Family
- Lunch allowance, free drinks and snacks

Hồ sơ

Nội dung chưa cập nhật

Công việc gợi ý
Vị trí Design Verification Engineer làm tại Hồ Chí Minh đang được công ty TNHH công nghệ marvell việt nam tuyển dụng với mức lương 7 triệu - 10 triệu.
Xem thêm các việc làm liên quan về Design Verification Engineer ( Hồ Chí Minh) Design Verification Engineer tại đây

VIỆC LÀM NỔI BẬT